UNIVERSIDADE DE SÃO PAULO

ESCOLA DE ARTES, CIÊNCIAS E HUMANIDADES

LETICIA VASCONCELOS

NATALIA ALVES

THAÍS PEIXOTO

VICTOR VALADARES

ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES - RELÓGIO DIGITAL

SÃO PAULO

2025

NOME - N° USP

LETICIA VASCONCELOS - 14714318

NATALIA ALVES - 14687736

THAÍS PEIXOTO - 14687660

VICTOR VALADARES - 14760317

Organização e Arquitetura de Computadores - Relatório Relógio Digital

Trabalho de Organização e arquitetura de computadores
apresentado na Escola de Artes, Ciências e
Humanidades da Universidade de São Paulo, como
parte das exigências para conclusão da matéria.

Prof. Clodoaldo Aparecido de Moraes Lima

SÃO PAULO – SP

2025

Sumário

1. Descrição do exercício programa proposto....4
Descrição do sistema implementado.... 4
2. Desenvolvimento do projeto....5
Mapas de Karnaugh....5
3. Desafios enfrentados....8
3.1 Desafios com Versionamento do Logisim 2.7.1 e utilização do software....8
3.2 Relatório Técnico – Atividade de Simulação com Logisim....9
3.3 Ajustes na Exibição de Números com LEDs Digitais....9
3.4 Erro no Reinício do Contador ao Alcançar 23:59.... 10
4. Resultados....12
Contadores....12
Contador de 0 a 9.... 12
Contador de 0 a 5.... 13
Relogio Digital....13
5. Aprendizados Durante o Desenvolvimento do Projeto....15

1. Descrição do exercício programa proposto

Este projeto envolveu o desenvolvimento de um relógio digital utilizando componentes digitais básicos e lógica combinacional/sequencial. O principal objetivo foi construir um sistema capaz de contar e exibir corretamente horas, minutos e segundos, a partir de um único sinal de oscilador.

Descrição do sistema implementado

Toda a lógica foi implementada manualmente, sem o uso de circuitos integrados prontos, o que exigiu o desenvolvimento completo de divisores de frequência, contadores, lógica de controle e decodificadores. A seguir, os principais blocos do sistema são descritos de forma resumida:

Oscilador: Utiliza apenas um oscilador como fonte de sinal e a frequência do oscilador é dividida até atingir 1 HZ (um pulso por segundo).

Contadores: - Segundos: conta de 0 a 59 e reseta. - Minutos: ativado a cada 60 segundos; também vai de 0 a 59. - Horas: ativado a cada 60 minutos.

Geração de pulso: Ao atingir 60, cada contador gera um pulso para iniciar o próximo e utiliza lógica de detecção com portas (AND, OR) para saber quando resetar e avançar.

Display de sete segmentos: Cada número (de 0 a 9) exibido é gerado a partir dos bits binários (A0-A3) dos contadores, os decodificadores BCD foram construídos com portas lógicas, sem uso de CIs prontos.

2. Desenvolvimento do projeto

Mapas de Karnaugh

Durante a construção dos contadores responsáveis pela representação dos estados no relógio digital, utilizamos os mapas de Karnaugh como ferramenta de simplificação das expressões lógicas. A aplicação desses mapas permitiu reduzir a complexidade das equações booleanas associadas aos bits de saída (Q0 a Q3), resultando em circuitos mais eficientes e de fácil implementação no Logisim.

Cada bit do contador foi analisado individualmente, com base em suas possíveis combinações de entrada e transição de estado. O uso dos mapas possibilitou identificar agrupamentos estratégicos de uns e eliminar redundâncias lógicas, gerando expressões mais enxutas e otimizadas para cada linha de contagem. Abaixo, estão descritas as simplificações realizadas:

- D0

Q2 Q3 \ Q1 Q0	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	x	x	x	x
10	1	0	x	x

$$\overline{Q1} \cdot \overline{Q0} + Q1 \cdot \overline{Q0} = \overline{Q0}$$

- D1

Q2 Q3 \ Q1 Q0	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	x	x	x	x
10	0	0	x	x

$$\overline{Q1} \cdot Q0 \cdot \overline{Q3} + Q1 \cdot \overline{Q0}$$

- D2

Q2 Q3 \ Q1 Q0	00	01	11	10
00	0	0	1	0
01	1	1	0	1
11	x	x	x	x
10	0	0	x	x

$$\overline{Q1} \cdot Q2 + Q0 \cdot Q1 \cdot \overline{Q2} + Q1 \cdot \overline{Q0} \cdot Q2$$

- D3

Q2 Q3 \ Q1 Q0	00	01	11	10
00	0	0	0	0
01	0	0	1	1
11	x	x	x	x
10	1	0	x	x

$$\overline{Q0} \cdot \overline{Q1} \cdot Q3 + Q0 \cdot Q1 \cdot Q2$$

- D0

Q2 \ Q0 Q1	00	01	11	10
0	1	0	x	0
1	x	x	x	x

$$DO = \overline{Q0} \cdot \overline{Q1}$$

- D1

Q2 \ Q0 Q1	00	01	11	10
0	0	1	x	1
1	x	x	x	x

$$D1 = Q1 + \overline{Q1} \cdot Q0$$

- D2

Q2 \ Q0 Q1	00	01	11	10
0	0	0	x	0
1	x	x	x	x

$$D2 = \overline{\overline{Q1} + Q1 \cdot Q0}$$

D1 Q2 \ Q1 Q0	00	01	11	10
0	1	0	0	1
1	1	0	x	x

$$D0 = \overline{Q0}$$

D0 Q2 \ Q1 Q0	00	01	11	10
0	0	1	0	1
1	0	1	x	x

$$D1 = \overline{Q1} \cdot Q0 + \overline{Q0} \cdot Q1$$

D2 Q2 \ Q1 Q0	00	01	11	10
0	0	0	1	0
1	1	1	x	x

$$D2 = Q2 \cdot \overline{Q1} + Q0 \cdot Q1$$

Cada uma dessas simplificações contribuiu para a construção dos circuitos lógicos que compõem o sistema de contagem binária do relógio, respeitando o ciclo desejado e garantindo consistência no avanço dos estados binários.

3. Desafios enfrentados

3.1 Desafios com Versionamento do Logisim 2.7.1 e utilização do software

Antes de definirmos em grupo a utilização do Logisim 2.7.1 como versão padrão para o desenvolvimento do projeto, um dos integrantes realizou testes iniciais no Logisim Evolution. Durante esses testes, foram identificados diversos problemas de compatibilidade que afetaram diretamente a integridade do circuito.

Entre os erros observados estavam o desalinhamento dos conectores, o desaparecimento de fios e a dificuldade para manipular componentes já posicionados. Esses problemas comprometem tanto a edição quanto a execução do projeto, tornando a simulação instável e visualmente desorganizada.

Diante disso, o grupo entrou em consenso e optou por utilizar a versão Logisim 2.7.1, por ser mais estável e compatível com os arquivos criados, garantindo que todos pudessem editar e simular os circuitos de forma segura e padronizada.

Diante dos problemas de compatibilidade encontrados entre diferentes versões do software, solicitamos, se possível, que a correção e a análise do projeto sejam realizadas utilizando a mesma versão que adotamos durante toda a edição e construção dos circuitos: o Logisim 2.7.1. Essa versão garantiu estabilidade, visualização adequada dos componentes e fidelidade no funcionamento lógico, aspectos que podem ser comprometidos caso o arquivo seja aberto em versões alternativas como o Logisim Evolution.

Durante o desenvolvimento e os testes do circuito, também foram observadas limitações no próprio software utilizado, o Logisim. Uma das principais dificuldades enfrentadas foi a ausência de funcionalidades comuns em ferramentas mais modernas, como a reversão de múltiplas ações. A função de desfazer (Ctrl + Z) no Logisim permite apenas a reversão da última ação realizada, o que dificultou bastante o processo de experimentação e ajustes no circuito, especialmente em fases com muitas alterações consecutivas.

Apesar dessas limitações, o Logisim apresenta algumas funcionalidades que facilitaram a construção e a depuração do circuito. O software atualiza automaticamente os resultados conforme o usuário modifica o circuito, o que permite testes em tempo real. Além disso, há indicações visuais úteis: fios desconectados são destacados em azul, enquanto conexões com curto-circuito aparecem em vermelho. No entanto, é importante destacar que, em alguns momentos, o software apresentou instabilidades, fazendo com que todos os fios

aparecessem em azul sem motivo aparente, exigindo o reinício da aplicação, o que implicava na necessidade de salvar frequentemente para evitar perdas de progresso.

3.2 Relatório Técnico – Atividade de Simulação com Logisim

Durante a execução do projeto prático na disciplina de Organização e Arquitetura de Computadores, utilizando o software Logisim, enfrentamos uma dificuldade no início da simulação, relacionada à lógica de funcionamento de um contador binário. O circuito desenvolvido deveria realizar a contagem de 0 a 5, entretanto, por um erro na arquitetura lógica inicial, o contador estava ultrapassando esse limite, chegando a estados indesejados como "6" e repetições incoerentes como "111", o que indica o número 7.

Esse desvio não foi causado por uma falha técnica do software, mas sim por uma questão de projeto: ao estruturarmos a lógica, não configuramos corretamente os estados finais de contagem. Ou seja, o circuito permitia continuar a contagem além do limite previsto, devido à ausência de um controle de parada ou de um mecanismo de reinício ao atingir o valor máximo desejado.

A falha foi identificada por meio de testes manuais realizados com base no nosso próprio mapa lógico, sem apoio de documentação externa ou uso de outras ferramentas. A partir dessa análise, compreendemos que era necessário limitar explicitamente os estados válidos da contagem por meio de lógica condicional interna ao circuito.

Com isso, foi possível corrigir o erro reestruturando os componentes de controle, garantindo que o contador operasse corretamente entre os estados de 0 a 5, reiniciando ou travando após o limite estabelecido.

Essa experiência reforçou a importância da arquitetura lógica bem planejada e da análise crítica durante o processo de implementação de circuitos digitais.

3.3 Ajustes na Exibição de Números com LEDs Digitais

Durante a montagem da parte visual do projeto, voltada à exibição numérica por meio de displays de sete segmentos (LEDs digitais), enfrentamos problemas na representação correta dos números. O erro ocorreu porque algumas entradas e saídas foram conectadas de forma inadequada, fazendo com que os sinais enviados ao display ativassem segmentos incorretos.

Essa configuração equivocada gerava números incompletos, invertidos, espelhados ou até mesmo símbolos sem significado, dificultando a leitura e interpretação das saídas

lógicas do circuito. Em alguns casos, os números apareciam de cabeça para baixo ou em posições trocadas, o que causava confusão sobre o funcionamento do contador.

Para solucionar o problema, realizamos uma revisão detalhada das conexões entre os pinos de controle e os segmentos do display, comparando com o mapeamento padrão de cada número decimal. Organizamos novamente a lógica de saída e fizemos novos testes até garantir que cada dígito fosse corretamente representado de 0 a 9, conforme o esperado dentro do intervalo de contagem utilizado no projeto.

Essa etapa foi essencial para assegurar a clareza visual da simulação, além de reforçar a importância da atenção ao detalhe no momento de integrar componentes visuais aos circuitos lógicos.

3.4 Erro no Reinício do Contador ao Alcançar 23:59

Durante os testes finais da simulação do relógio digital, identificamos um erro específico no reinício da unidade de horas ao atingir o horário 23:59. Ao invés de o sistema retornar corretamente para 00:00, conforme a lógica esperada, o relógio avançava incorretamente para 01:00. Esse comportamento indicava uma falha na transição entre o fim de um ciclo completo de 24 horas e o início de um novo.

A análise do circuito revelou que a falha estava concentrada na unidade de horas. Após o contador atingir o valor máximo permitido (23), o sistema deveria acionar o reset para todos os dígitos e iniciar novamente em zero, o que com a configuração atual não acontecia.

Esse erro resultava em uma representação incorreta do tempo, uma vez que o relógio pulava o valor 00:00 e reinicia com a hora errada. A principal causa foi a ausência de uma lógica de reset totalmente eficaz na unidade de horas, que deveria garantir que todos os bits fossem zerados simultaneamente, no momento exato em que o relógio completasse o ciclo de 23:59.

Para contornar o problema identificado, foi implementado um flip-flop do tipo D, cuja entrada de dados (D) recebe o sinal de detecção da condição 23:59:59, e o clock é o sinal de pulso da unidade dos segundos. Esse flip-flop tem a função de armazenar, por um ciclo completo, a informação de que o relógio atingiu o limite superior do ciclo (23:59:59).

A saída do flip-flop foi então utilizada em conjunto com a própria lógica de detecção de 23:59:59, por meio de uma porta lógica AND, de modo a gerar um sinal de reset sincronizado que pudesse ser aplicado especificamente à estrutura de contagem da dezena das horas. Adicionalmente, para garantir o reset correto da unidade de horas (que anteriormente não era zerada corretamente), foi desenvolvida uma lógica complementar utilizando uma nova porta AND. Nela, a saída do flip-flop foi combinada com o clock dos segundos, garantindo que o reset da unidade ocorresse de forma sincronizada exatamente na transição de 23:59:59 para 00:00:00.

Essa solução assegura que todos os dígitos do relógio sejam corretamente reiniciados, eliminando a falha que anteriormente resultava na contagem incorreta.

4. Resultados


Ao final do desenvolvimento do projeto, o resultado do relógio digital foi satisfatório e os circuitos funcionam corretamente. A seguir, imagens dos circuitos desenvolvidos serão anexadas, juntamente com a explicação lógica por trás de cada um.

Contadores

Durante o desenvolvimento dos contadores síncronos utilizados no projeto, aplicamos a técnica de simplificação por mapas de Karnaugh para cada bit de saída dos circuitos. Essa abordagem permitiu obter expressões booleanas minimizadas que resultaram em circuitos mais eficientes, tanto do ponto de vista lógico quanto estrutural, com menor número de portas e maior clareza funcional. Os dois circuitos projetados correspondem a contadores de módulo 10 (de 0 a 9) e de módulo 6 (de 0 a 5), cada um com suas particularidades de transição de estado e uso de bits.


Contador de 0 a 9

No contador de 0 a 9, o desafio principal era fazer com que, ao atingir o número 9 (representado por 1001 em binário), o circuito retornasse automaticamente para o zero e reiniciasse a contagem. Como se trata de um ciclo maior, a lógica dos bits mais significativos precisava ser bem ajustada, pois eles só se alteram em situações bem específicas ao longo da sequência. O comportamento dos bits menos significativos segue um padrão esperado de alternância mais frequente, enquanto os superiores são ativados somente quando os inferiores atingem combinações particulares. Os mapas de Karnaugh foram fundamentais para visualizar essas condições e reduzir as expressões envolvidas, principalmente nos bits intermediários e superiores, que exigiam mais atenção para garantir que os estados 1010 até 1111 que não fazem parte do ciclo fossem ignorados pela lógica.



Contador de 0 a 5

Já no contador de 0 a 5, a lógica geral é semelhante, mas o ciclo menor permitiu simplificações ainda mais diretas. Como o número máximo desse contador é 5 (representado por 101), a necessidade de controle sobre os bits mais altos foi reduzida. Ainda assim, foi importante definir bem as condições de transição, especialmente para garantir que, ao chegar no 5, o circuito não seguisse para os estados 110 ou 111. Através da simplificação das expressões, conseguimos montar um circuito enxuto, que responde com precisão às combinações esperadas e reinicia de forma natural após o estado final.



Display de 7 portas

O circuito desenvolvido consiste em um decodificador de display de sete segmentos, responsável por converter uma entrada binária de 4 bits em sinais lógicos capazes de acionar os segmentos necessários para a exibição de dígitos numéricos.

Internamente, o circuito faz uso de portas lógicas básicas, como AND, OR e NOT, para implementar funções booleanas que associam cada combinação de entrada à ativação correta dos segmentos. A lógica projetada assegura que, para cada valor binário de entrada, o conjunto apropriado de segmentos seja acionado, possibilitando a visualização precisa do número desejado.

Relogio Digital


A contagem de tempo é realizada por meio de uma cadeia de contadores sincronizados. Os segundos e os minutos são divididos em duas partes: unidade (0 a 9) e dezena (0 a 5), sendo cada uma controlada por contadores independentes. A cada transição completa de um dígito menos significativo, o clock é repassado ao próximo estágio, garantindo que a contagem ocorra de forma encadeada e precisa.

Para as horas, a lógica foi adaptada para representar o formato de 24 horas. O contador da unidade das horas (0 a 9) funciona em conjunto com um contador de dezena que varia de 0 a 2. Quando o valor da dezena atinge 2, a unidade das horas é automaticamente limitada a 3, impedindo que o circuito ultrapasse o valor 23. Essa limitação é feita com uma lógica condicional, que compara os valores dos dois dígitos e aciona um reset específico quando o valor 24 é atingido.

O sistema também inclui um bloco responsável pela geração do clock base. Esse clock é dividido até atingir uma frequência de 1 Hz, correspondente a um pulso por segundo. A partir dele, todo o restante do circuito é sincronizado. O controle de reset global garante que todos os contadores possam ser reiniciados simultaneamente, retornando o relógio ao valor inicial de 00:00:00 quando necessário.

Os sinais de saída dos contadores são enviados para circuitos decodificadores, responsáveis por ativar os segmentos corretos dos displays de sete segmentos. Esses displays exibem as unidades e dezenas de horas, minutos e segundos. Cada segmento (de 'a' a 'g') é alimentado por uma lógica combinacional própria, previamente simplificada com o uso de mapas de Karnaugh, o que garantiu um circuito mais limpo e com menor uso de portas lógicas.

Por fim, o circuito foi projetado para operar de forma automática e contínua, com transições suaves entre os estados e sinalização visual clara nos displays. A modularidade da construção e o uso de lógica bem definida permitem que o sistema seja expandido ou ajustado com facilidade, seja para inserir alarmes, formatos de 12 horas ou outros recursos adicionais.



5. Aprendizados Durante o Desenvolvimento do Projeto

Ao longo da construção do projeto, tivemos a oportunidade de aprofundar nosso entendimento sobre circuitos digitais e o funcionamento prático de portas lógicas (AND, OR e NOT) e flip-flops tipo D, que foram os principais componentes utilizados na montagem do sistema. O uso do software Logisim 2.7.1 foi fundamental nesse processo, pois nos permitiu visualizar a lógica implementada, testar hipóteses e corrigir erros em tempo real. Além disso, aprendemos a importância da organização e do trabalho em equipe, já que, ao nos depararmos com problemas como falhas na simulação, incompatibilidades entre versões do Logisim e erros nas ligações, conseguimos nos comunicar, revisar o projeto em conjunto e encontrar soluções eficazes.

A experiência também reforçou nossa capacidade de interpretar o comportamento lógico de sistemas digitais e nos proporcionou uma base mais sólida para projetos futuros, unindo teoria, passada durante as aulas, e prática de maneira integrada e colaborativa